

Journal Article

[Baseline AER 결정용 논문]

Baseline 단계의 목표는 전통적인 AER가 무엇인지, 실제 Pixel Array에서 Arbitration·Address Encoding·Handshake가 어떻게 동작하는지 이해한 뒤 대회에서 구현할 기준 구조를 결정하는 것임.

순서	논문	중요도	추천 이유	중점 학습 내용	자료
1	Purohit & Manohar, 2025 <i>Asynchronous, Event-driven Readout for Large-scale Imaging Devices</i>	★★★★★	최신 논문이지만 Section II에서 기존 AER를 Word-Parallel → Word-Serial → Group-AER → Sequential 계열로 비교해 설명하므로 전체 구조를 처음 잡기에 가장 쉬움.	Word-Parallel, Word-Serial, Group-AER 차이 / Row-Column Arbitration / 기존 구조의 병목	Yale 공개 PDF
2	Kwabena A. Boahen, 2000 <i>Point-to-Point Connectivity Between Neuromorphic Chips Using Address-Events</i>	★★★★★	교수님 Q&A에서 직접 출발점으로 언급한 Boahen의 초기 AER 핵심 논문 . AER에서 왜 Address를 사용하고, Bus를 공유하며, Arbitration이 필요한지 원리를 이해할 수 있음.	AER 기본 개념 / Address-event 통신 / Shared bus / Arbitration / Queueing-Throughput / Row-Column organization	Stanford 공개 PDF
3	Culurciello, Etienne-Cummings & Boahen, 2003 <i>A Biomorphic Digital Image Sensor</i>	★★★★★	실제 AER Image Sensor에서 Row Arbiter → Row Latch → Column Arbiter → Address Output → ACK 구조가 어떻게 연결되는지 확인할 수 있어 Baseline RTL 설계와 가장 직접적으로 연결됨.	Section II AER / Communication circuit / Fig.8 Row-Column Arbitration / Fig.9 Timing diagram / Handshake	Stanford 공개 PDF
4	Lichtsteiner, Posch & Delbrück, 2008 <i>A 128×128 120 dB 15 μs Latency Asynchronous Temporal Contrast Vision Sensor</i>	★★★★☆	AER 자체뿐 아니라 DVS에서 실제 x-y-polarity Event가 어떻게 생성되고 AER readout으로 연결되는지 이해하기 좋음. 대회의 Event Sensor → AER 흐름을 연결하는 자료임.	DVS Event 생성 / Polarity / Asynchronous Event / AER Interface / Sensor Architecture	IEEE UZH Repository

[Baseline 학습 순서]

1. Purohit & Manohar 2025
→ AER 전체 계보와 구조 차이를 먼저 파악
 2. Boahen 2000
→ 왜 Address / Bus / Arbiter가 필요한지 원리 이해
 3. Culurciello et al. 2003
→ 실제 Pixel Array에서 Row / Column Arbitration 구조 이해
 4. Lichtsteiner et al. 2008
→ 실제 DVS Event와 AER Readout 연결 이해
- 여기까지 학습 후 Baseline AER Specification 결정



시간이 부족할 경우 우선순위: Purohit 2025 → Boahen 2000 → Culurciello 2003 세 편을 먼저 학습함. 특히 실제 Verilog Baseline을 설계하는 데에는 Culurciello 2003이 가장 직접적임.

[Baseline 후보를 결정할 때 확인할 구조]

```

Pixel Event
↓
Event Storage / Latch
↓
Row Request
↓
Row Arbiter
↓
Row Latch
↓
Column Arbiter
↓
Address Encoder
↓
(x, y, polarity)
↓
ACK / Clear

```

[개선안 결정용 논문]

개선안 단계의 목표는 기존 AER의 어떤 문제가 있었고 기존 연구들이 그 문제를 어떤 방식으로 개선했는지 비교한 뒤, 우리 팀이 실제로 해결할 Bottleneck을 선택하는 것임.

순서	논문	개선 개념	중요도	추천 이유	자료
1	Boahen, 2004 <i>A Burst-Mode Word-Serial Address-Event Link I & III</i>	Word-Serial / Burst	★★★★★	Traditional AER에서 반복되는 Row-Column Address와 Handshake 비용을 줄이기 위해 Word-Serial/Burst 방식이 왜 등장했는지 이해할 수 있음. 주소 중복 문제를 개선하는 대표 흐름임.	Part I: Transmitter PDF Part III: Analysis PDF
2	Son et al., 2017 <i>A 640×480 Dynamic Vision Sensor with a 9 μm Pixel and 300Meps Address-Event Representation</i>	Group-AER (G-AER)	★★★★★	인접한 8 Pixels를 하나의 Group으로 묶어 대량 Event를 병렬적으로 처리하는 G-AER 구조를 제시함. Dense-Burst Event의 처리량 문제를 개선하는 대표 자료이며 이번 대회 주제와 직접 연결성이 높음.	IEEE 원논문
3	Suh et al., 2020 <i>A 1280×960 Dynamic Vision Sensor with a 4.95-μm Pixel Pitch and Motion Artifact Minimization</i>	Sequential Selection / Event Holding	★★★★☆	교수님 Q&A에서 언급된 scan-sequential 계열 readout 변화를 이해하는 데 유용함. Arbitration을 줄이거나 다른 방식으로 Readout하는 흐름을 비교할 수 있음.	IEEE PDF
4	Purohit & Manohar, 2021 <i>Hierarchical Token Rings for Address-Event Encoding</i>	Hierarchical / Sparse-Dense Hybrid	★★★★★	Tree 기반 구조는 Sparse Event에 유리하지만 Burst/High Event Rate에서 Latency가 증가하고, Ring/Scan 방식은 Clustered Event에는 빠르지만 Sparse에는 불리한 Traffic별 Trade-off를 분석함. 개선 Architecture를 설계할 때 매우 중요한 근거가 됨.	Yale 공개 PDF
5	Purohit & Manohar, 2022 <i>Field-Programmable Encoding for Address-Event Representation</i>	Configurable / Adaptive AER	★★★★★	하나의 AER 방식만 고정해서 사용하는 대신 Event Pattern과 환경에 따라 Readout 특성을 조절하는 Configurable 구조를 제시함. Adaptive-Hybrid 개선안을 검토할 때 핵심 참고자료임.	Frontiers 공개 PDF
6 · 선택	Finatou et al., 2020 <i>A 1280×720 Back-Illuminated</i>	Compression / Event-rate Control	★★★★☆☆	Arbitration 구조뿐 아니라 전송하는 Event Data 자체를 줄이는 방법을 검토할 때 유용함. 교수님 Q&A에서 언급된 Packetization-Compression-Bandwidth-Event Loss 문제와 연결됨.	IEEE PDF

순서	논문	개선 개념	중요도	추천 이유	자료
	<i>Stacked Temporal Contrast Event-Based Vision Sensor ... 1.066GEPS Readout, Programmable Event-Rate Controller and Compressive Data-Formatting Pipeline</i>				

[기존 문제와 개선 방향 연결]

기존 문제	개선 방향	대표 논문
같은 Row-Column Address를 반복해서 전송함	Word-Serial / Burst 방식으로 공통 주소 재사용	Boahen 2004
Event를 한 개씩 처리하여 Dense-Burst 상황에서 느려짐	여러 Pixel을 Group 으로 묶어서 전송	Son 2017 G-AER
Arbitration 자체의 지연-회로 비용이 증가함	Sequential / Scan 계열 Readout 검토	Suh 2020
Sparse와 Dense Traffic에서 유리한 구조가 서로 다름	Hierarchical / Hybrid 구조	Purohit 2021 HTR
사용 환경마다 Event Pattern이 달라짐	Configurable / Adaptive AER	Purohit 2022 FP-AER
Event Data 자체가 많아 Output Bandwidth가 부족함	Compression / Event-rate Control	Finatou 2020

[개선안 학습 순서]

5. Boahen 2004
→ Word-Serial / Burst 방식과 Address 중복 감소 이해
 6. Son et al. 2017
→ Group-AER와 Dense / Burst Event 병렬 처리 이해
 7. Suh et al. 2020
→ Sequential / Scan 계열 Readout 변화 이해
 8. Purohit & Manohar 2021
→ Sparse와 Dense Traffic에서 구조별 Trade-off 이해
 9. Purohit & Manohar 2022
→ Hybrid / Configurable / Adaptive 구조 이해
 10. Finatou et al. 2020 · 선택
→ Compression과 Event-rate Control까지 확장 검토
- 여기까지 학습 후 실제 Baseline 실험 결과와 연결하여 개선안 결정



개선안 결정 필독 우선순위: Boahen 2004 → Son 2017 → Purohit 2021 → Purohit 2022를 우선 학습함. Suh 2020은 Scan/Sequential 구조를 후보로 검토할 때, Finatou 2020은 Compression-Packet Format 자체를 개선하려 할 때 추가로 학습함.

[전체 권장 읽는 순서]

- [전체 구조 파악]
① Purohit & Manohar 2025
↓
[Traditional AER 원리]
② Boahen 2000
↓
[실제 Baseline 구조]

③ Culurciello et al. 2003
↓
[DVS Event와 연결]
④ Lichtsteiner et al. 2008

여기까지 → Baseline 후보 결정

↓
[기존 개선 1: Address 중복]
⑤ Boahen 2004 Word-Serial / Burst
↓
[기존 개선 2: Group 처리]
⑥ Son et al. 2017 G-AER
↓
[기존 개선 3: Sequential / Scan]
⑦ Suh et al. 2020
↓
[Traffic별 Hybrid 구조]
⑧ Purohit & Manohar 2021 HTR
↓
[Adaptive / Configurable 구조]
⑨ Purohit & Manohar 2022 FP-AER
↓
[선택: Data Compression]
⑩ Finateu et al. 2020

여기까지 → 개선안 후보 결정

[논문별 정리 항목]

각 논문을 단순히 읽는 데서 끝내지 않고 아래 항목을 동일한 형식으로 정리하여 비교함.

항목	확인할 내용
Architecture	어떤 AER / Readout 구조인지
Input	Pixel Request가 어떤 방식으로 입력되는지
Arbitration	여러 Event 중 어떤 방식으로 처리 대상을 선택하는지
Event Storage	Event를 ACK까지 어떤 방식으로 보존하는지
Address Format	Row-Column-Polarity 등을 어떻게 표현·전송하는지
Parallelism	한 번에 몇 개의 Event를 처리할 수 있는지
Handshake	REQ / ACK 또는 Valid / Ready가 어떻게 동작하는지
Sparse 특징	Event가 적을 때의 장점·단점
Dense / Burst 특징	Event가 많거나 짧은 시간에 몰릴 때의 장점·단점
Throughput	단위 시간 또는 Cycle당 처리 Event 수
Latency	Event 발생부터 출력까지의 지연
Area / Power	Architecture 개선으로 발생하는 회로 비용
Scalability	Pixel Array가 커졌을 때 성능·면적·배선 문제가 어떻게 변하는지
핵심 장점	이전 방식보다 무엇이 좋아졌는지
핵심 단점	개선 후에도 어떤 Bottleneck 또는 Trade-off가 남아 있는지
대회 적용 가능성	45 nm PDK와 Verilog RTL 기반으로 구현·비교할 가치가 있는지



현재 우선 진행: Purohit 2025 → Boahen 2000 → Culurciello 2003을 먼저 학습하여 Traditional AER의 동작과 실제 Row / Column Arbitration 구조를 이해한 뒤, **Baseline AER Block Diagram + Verilog Specification**을 확정하는 방향으로 진행함.